PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06149482 A

(43) Date of publication of application: 27.05.94

(51) Int. CI

G06F 3/06

(21) Application number: 04301367

(22) Date of filing: 11.11.92

(71) Applicant:

HITACHI LTD

(72) Inventor:

SATO MASAHIKO **NAKAKOSHI KAZUO** TAKAHASHI NAOYA

CHUMA AKIRA YUGAWA YOSHIO


(54) EXTERNAL STORAGE DEVICE

(57) Abstract:

PURPOSE: To provide an external storage device capable of shortening time for responding to respective read/write requests from a host device and substantially increasing the issuing number of the read/write requests from the host device.

CONSTITUTION: In a controller part 100 interposed between disk devices 109 and the host device, the buffer memory 105 of a large capacity nonvolatilized by a battery 106, plural host interfaces A and B, plural drive interfaces C and D, a DMA bus 103 and a DMA controller 104 are provided. By the reconnection by dynamic selection and the release of the host interfaces A and B and the drive interfaces C and D, a read/write processing from the host device to a buffer memory 105 and the read/write processing between the buffer memory 105 and the disk devices 109 are parallelly and asynchronously performed.

COPYRIGHT: (C)1994,JPO&Japio



(18)日本国特許庁(JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-149482

(43)公開日 平成6年(1994)5月27日

(51) Int.Cl.*

識別記号 庁内整理番号

FI

技術表示箇所

G08F 3/06

3 0 2 A 7165-5B

審査請求 未請求 請求項の数8(全 13 頁)

(21)出願番号

特顏平4-301367

(22)出顧日

平成 4年(1992)11月11日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6番地

(72)発明者 佐藤 雅彦

神奈川県小田原市国府津2880番地 株式会

社日立製作所ストレージシステム事業部内

(72)発明者 中越 和夫

神奈川県小田原市国府津2880番地 株式会

社日立製作所ストレージシステム事業部内

(72)発明者 高橋 直也

神奈川県小田原市国府津2880番地 株式会

社日立製作所ストレージシステム事業部内

(74)代理人 弁理士 筒井 大和


最終頁に続く

(54) 【発明の名称】 外部記憶装置

(57)【要約】

【目的】 上位装置からの個々のリード/ライト要求に 対する応答時間の短縮、および上位装置からのリード/ ライト要求の発行件数の大幅な増加を実現することが可 能な外部記憶装置を提供する。

【構成】 ディスク装置109と上位装置との間に介在するコントローラ部100に、バッテリ106によって不揮発化された大容量のバッファメモリ105と、複数口のホストインターフェイスA、Bおよび複数口のドライブインターフェイスC、Dと、DMAバス103およびDMAコントローラ104を設け、ホストインターフェイスA、BおよびドライブインターフェイスB、Cの解放および動的な選択による再接続により、上位装置からバッファメモリ105に対するリード/ライト処理と、バッファメモリ105とディスク装置109との間のリード/ライト処理を非同期に並行して行うようにした外部記憶装置である。



20

特別平 6-149482

【特許請求の範囲】

【請求項1】 データを第1の記憶媒体に持久的に記憶 するドライブと、このドライブと上位装置との間におけ る前記データの授受を制御する入出力制御部とを備えた 外部記憶装置であって、前記入出力制御部は、前記第1 の記憶媒体よりも前配データに対するアクセスをより高 速に行うことが可能な第2の記憶媒体からなる一時デー タ保持手段、および前配上位装置からの前配ドライブに 対する前記データの書き込み要求に対し、当該書き込み データを前記一時データ保持手段に一旦書き込み、当該 10 書き込み動作が完了した時点で前記上位装置に対して書 き込み完了を応答する手段、および前記一時データ保持 手段から前記ドライブへの前記データの書き込みを、前 配上位装置からの前配データの書き込みおよび読み出し のタイミングとは独立に前記入出力制御部で管理された タイミングで行う手段を含むことを特徴とする外部記憶 装置。

【請求項2】 前記入出力制御部は、前記上位装置からの前記データの読み出し要求に対し、前記ドライブから読み出したデータを前記一時データ保持手段に残す手段、および前記上位装置からの同一の前記データの読み出し要求に対し、前記一時データ保持手段に残された前記データを読み出して転送する手段を含むことを特徴とする請求項1記載の外部記憶装置。

【請求項3】 前記第1の記憶媒体が磁気ディスクであり、前記第2の記憶媒体が半導体メモリからなり、当該半導体メモリはセルフ・リフレッシュ機能を有するダイナミック・ランダム・アクセス・メモリ(DRAM)で構成され、前配半導体メモリの電源は、前配入出力制御部と共通の主電源と、この主電源とは独立なバッテリの2系統で構成され、前配バッテリの充電が前記主電源によって行われるようにしたことを特徴とする請求項1または2記載の外部記憶装置。

【請求項4】 前配上位装置との間の第1のインターフェイスポートを複数口有し、前配入出力制御部は、前配上位装置から発行される前配データの読み出しまたは書き込みコマンドに対し、当該データの読み出しまたは書き込み準備が完了するまでの間、前配第1のインターフェイスポートを解放する手段、および読み出しまたは書き込みの準備が完了した時点で、前配第1のインターフィイスポートを再接続する手段、および当該再接続に際して、複数の前配第1のインターフェイスポートのうち、空いているボートを選択し、動的に第1のインターフェイスポートの接続を行う手段、および前配動的な第1のインターフェイスポートの接続を行う手段、および前配動的な第1のインターフェイスポートの接続を抑止する手段を含むことを特徴とする請求項1、2または3記載の外部記憶装置。

【請求項5】 前記入出力制御部に対して前記ドライブをディージーチェーンで複数台接続するとともに、当該入出力制御部と当該ドライブとの間に第2のインターフ 50

エイスポートを複数口設け、前配入出力制御部は、この 第2のインターフェイスポートによる前配ドライブに対 する前配データの読み出しまたは書き込みにおいて、前 配ドライブにおける前配データの読み出しまたは書き込 み準備が完了するまでの間、当該第2のインターフェイ スポートを解放する手段、および前配ドライブにおける 前配データの読み出しまたは書き込み準備が完了した時 点で、当該ドライブから入力される接続要求割り込みに 応じて当該第2のインターフェイスポートを再接続する 手段、および当該第2のインターフェイスポートの再接 続に際して、複数の前配第2のインターフェイスポート のうち、空いている側を選択して動的に再接続する手段 を含むことを特徴とする請求項1,2,3または4記載 の外部記憶装置。

【請求項6】 前記入出力制御部は、全体の制御を司る マイクロプロセッサと、複数の前配第1のインターフェ イスポートおよび前配第2のインターフェイスポートと 前配一時データ保持手段とを時分割処理によって切替え ながら接続することによりDMA(ダイレクト・メモリ ・アクセス)転送を行うDMAコントローラと、前記マ イクロプロセッサと前記第1、第2のインターフェイス ポートおよび前配DMAコントローラを接続するMPU バスと、前配DMAコントローラと前配第1、第2のイ ンターフェイスポートを接続するDMAバスと、前配第 1および第2のインターフェイスポートと前記MPUバ スおよびDMAバスとの間に設けられ、前記一時データ 保持手段といずれかのインターフェイスポートとの間で DMA転送が行われている間、他のインターフェイスポ ートを停止させないためのFIFO (先入れ/先出し) メモリとを含むことを特徴とする請求項1、2、3、4 または5記載の外部記憶装置。

【請求項7】 DMAバスのバス幅を、前配第1および第2のインターフェイスポートのバス幅よりも大きくしたことを特徴とする請求項1,2,3,4,5または6配載の外部記憶装置。

【請求項8】 前記DMAバスと、前記第1および第2のインターフェイスポートのバス幅の変換を、前記FIFOメモリの入出力バス幅を当該DMAバス側と当該第1および第2のインターフェイスポート側で変えることにより実現することを特徴とする請求項1,2,3,4,5,6または7記載の外部記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は外部記憶装置に関し、特に、OLTP (Online Transaction Process), RDB (Relational Data Base)等、高スループット、高速 I / Oを要求される情報処理システムに使用される磁気ディスク装置などの外部配憶装置に適用して有効な技術に関する。

0 [0002]

NV. 0034

【従来の技術】高性能のマイクロブロセッサの登場によ り、計算機システムのデータ処理能力は、急速に高速化 され、また、データベース等の大容量化に伴い、これら 計算機システムで扱われるデータの規模も大型化の傾向 にある。

【0003】このような背景のもと、これらの計算機シ ステムから外部記憶装置の一種である磁気ディスク装置 に発行される単位時間当たりの I/O要求件数は、近年 急速に大きくなってきている。しかし、磁気ディスク装 置は、その動作原理上、データアクセス時に機械的な動 10 作が伴うため、そのアクセス速度は、計算機のCPUな 主メモリの速度と比べ大きな隔たりを持っている。この ため、磁気ディスク装置が計算機システムの処理能力を 決定する上でのボトルネックとなり、計算機システムの 性能が磁気ディスク装置のスループットに大きく影響さ れるといった傾向がある。

【0004】従来、このような問題を改善する手段とし てLRU (Least Recently Used)方式を用いたリードキ ヤッシュを用い、記憶媒体上において時間的、物理的近 傍でアクセスされたデータはキャッシュメモリに残して 20 おき、上位装置からのリード要求がキャッシュメモリ内 のデータであった場合(キャッシュヒット)には、磁気 ディスクに対してアクセスすることなくキャッシュメモ リ上のデータを転送し、応答時間の短縮を図ることが行 われていた。また、特開昭60-7457号公報に開示 される技術では、複数台の磁気ディスク装置に複数台の 磁気ディスクコントローラを接続し、デバイスクロスコ ール方式を改善した技術が提示されているが、この技術 も同様にLRU方式を用いたリードキャッシュ方式の応 用にしかすぎず、データのライト処理に対しては磁気デ 30 イスク装置の性能の低さがそのままシステムの処理能力 に反映されてしまう、といった不具合があった。

【0005】また、従来の磁気ディスクコントローラ は、上位装置からのリードおよびライトコマンドに対 し、下位ディスク装置にシークコマンドを発行し、ヘッ ドが目的のトラックに到達するまでのシーク時間、およ び目的のトラック上のセクタがヘッド下に到来するまで の回転待ち時間の間、インターフェイスを接続状態のま まとしており、上位装置から極めて高頻度のI/O要求 が発行された場合、インターフェイスのバスネックとな 40 り、「/〇発行件数が制約されるという問題があった。 [0006]

【発明が解決しようとする課題】磁気ディスク装置に対 する高速化の要求として、I/O性能の向上、すなわ ち、高速にI/O処理を実行すること、および、単位時 間当たりのI/〇発行件数の向上がある。

【0007】上配従来技術では、いずれの場合もデータ の読み出し処理についてはそれなりの効果があるもの の、データの書き込みについては配慮されておらず、磁 しも計算機システムの要求性能を満足するものではなか った。

【0008】また、近年、計算機システムの外部記憶装 置に要求される配憶容量の増大、およびクライアントノ サーバ方式などに代表される分散処理の流れから、磁気 ディスクサブシステムに複数台の磁気ディスクドライブ を内蔵することで、大容量化を実現し、このような構成 のサブシステムに対して、複数台のホストコンピュータ からのアクセス要求が発行される様な環境下で磁気ディ スクサブシステムが稼動することが現実となってきてい る。

【0009】このような状況から、磁気ディスクサブシ ステム内のコントローラは、複数台のホストコンピュー タと、複数台の磁気ディスクドライブの接続を制御しな くてはならなくなって来ている。

【0010】上記従来技術では、ホストインターフェイ スおよびドライブインターフェイスは、それぞれディー ジーチェーン方式で複数台のホストコンピュータおよび 複数台の磁気ディスクドライブに接続され、特定のホス トコンピュータからのI/O要求が発生した場合には、 当該 I / O要求が終了するまで、それぞれのホストコン ピュータは待ち状態となり、インターフェイスのバスネ ックによりI/O発行件数が制限されるといった問題が あった。この対策として、たとえばインターフェイスバ スを個別に持たせることも考えられるが、コントローラ が非常に高価かつ大規模になってしまうという他の問題 を生じてしまう。

【0011】本発明の目的は、上位装置からの個々のリ ード/ライト要求に対する応答時間の短縮、および上位 装置からのリード/ライト要求の発行件数の大幅な増加 を実現することが可能な外部記憶装置を提供することに ある。

【0012】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0014】すなわち、本発明は、データを第1の記憶 媒体に持久的に記憶するドライブと、このドライブと上 位装置との間におけるデータの授受を制御する入出力制 御部とを備えた外部記憶装置において、入出力制御部 は、第1の記憶媒体よりもデータに対するアクセスをよ り高速に行うことが可能な第2の記憶媒体からなる一時 データ保持手段、および上位装置からのドライブに対す るデータの書き込み要求に対し、当該書き込みデータを 一時データ保持手段に一旦書き込み、当該書き込み動作 が完了した時点で上位装置に対して書き込み完了を応答 気ディスク装置のトータルのI/O性能としては、必ず 50 する手段、および一時データ保持手段からドライブへの

NV. UUJ4

5

データの書き込みを、上位装置からのデータの書き込みおよび読み出しのタイミングとは独立に入出力制御部で管理されたタイミングで行う手段、を有したものである。

【0015】また、本発明は、請求項1記載の外部記憶装置において、入出力制御部には、上位装置からのデータの読み出し要求に対し、ドライブから読み出したデータを一時データ保持手段に残す手段、および上位装置からの同一のデータの読み出し要求に対し、一時データ保持手段に残されたデータを読み出して転送する手段を設 10 けたものである。

【0016】また、本発明は、請求項1または2記載の外部記憶装置において、第1の記憶媒体が磁気ディスクであり、第2の記憶媒体が半導体メモリからなり、当該半導体メモリはセルフ・リフレッシュ機能を有するダイナミック・ランダム・アクセス・メモリ(DRAM)で構成され、半導体メモリの電源は、入出力制御部と共通の主電源と、この主電源とは独立なバッテリの2系統で構成され、バッテリの充電が主電源によって行われるようにしたものである。

【0017】また、本発明は、請求項1,2または3記載の外部記憶装置において、上位装置との間の第1のインターフェイスポートを複数口有し、入出力制御部には、上位装置から発行されるデータの読み出しまたは書き込みコマンドに対し、当該データの読み出しまたは書き込み準備が完了するまでの間、第1のインターフェイスポートを解放する手段、および読み出しまたは書き込みの準備が完了した時点で、第1のインターフェイスポートを再接続する手段、および当該再接続に際して、複数の第1のインターフェイスポートのうち、空いている30ポートを選択し、動的に第1のインターフェイスポートの接続を行う手段、および動的な第1のインターフェイスポートの接続を行う手段、および動的な第1のインターフェイスポートの接続を抑止する手段を設けたものである。

【0018】また、本発明は、請求項1,2,3または 4 記載の外部記憶装置において、入出力制御部に対して ドライブをディージーチェーンで複数台接続するととも に、当該入出力制御部と当該ドライブとの間に第2のイ ンターフェイスポートを複数口設け、入出力制御部に は、この第2のインターフェイスポートによるドライブ に対するデータの読み出しまたは書き込みにおいて、ド 40 ライブにおけるデータの読み出しまたは書き込み準備が 完了するまでの間、当該第2のインターフェイスポート を解放する手段、およびドライブにおけるデータの読み 出しまたは書き込み準備が完了した時点で、当該ドライ ブから入力される接続要求割り込みに応じて当該第2の インターフェイスポートを再接続する手段、および当該 第2のインターフェイスポートの再接続に際して、複数 の第2のインターフェイスポートのうち、空いている側 を選択して動的に再接続する手段を備えたものである。

【0019】また、本発明は、請求項1,2,3,4ま 50

たは5記載の外部記憶装置において、入出力制御部は、全体の制御を司るマイクロプロセッサと、複数の第1のインターフェイスポートおよび第2のインターフェイスポートと一時データ保持手段とを時分割処理によって切替えながら接続することによりDMA(ダイレクト・メモリ・アクセス)転送を行うDMAコントローラと、マイクロプロセッサと第1、第2のインターフェイスポートおよびDMAコントローラを接続するMPUバスと、DMAコントローラと第1、第2のインターフェイスポートと勝手段といずれかのインターフェイスポートとの間でDMA転送が行われている間、他のインターフェイスポートを停止させないためのFI

【0020】また、本発明は、請求項1, 2, 3, 4, 5または6記載の外部記憶装置において、DMAバスのバス幅を、第1および第2のインターフェイスポートのバス幅よりも大きくしたものである。

FO(先入れ/先出し)メモリとを含む構成としたもの

【0021】また、本発明は、請求項1、2、3、4、5、6または7記載の外部記憶装置において、DMAバスと、第1および第2のインターフェイスポートのバス幅の変換を、FIFOメモリの入出力バス幅を当該DMAバス側と当該第1および第2のインターフェイスポート側で変えることにより実現するものである。

[0022]

【作用】通常、たとえば磁気ディスク装置などの外部記憶装置においては、データの書き込みは、ヘッドを目的のシリンダに移動し、さらにディスクの回転によってヘッドが目的のセクタ上に到達した後に行われる。この場合、ヘッドを移動するシーク時間、およびヘッドの直下に目的のセクタが到来するまでの回転待ち時間などの機械的な動作時間がオーバーヘッドとして加算され、書き込み時の I/O性能を制限している。

【0023】上記した本発明の外部記憶装置では、ドライブの第1の記憶媒体よりも遙に高速な半導体メモリなどからなる一時データ保持手段に対して、リードデータのみならず、書き込み要求に際してはライトデータも格納し、当該一時データ保持手段に対するライトデータの書き込みが完了した時点で、上位装置に対して書き込み動作の完了を報告し、一時データ保持手段からドライブへの実際の書き込みは、上位装置からの書き込み要求の契機とは非同期に実行するので、ドライブ側における前述のような機械的な要因の各種待ち時間が書き込みデータの処理の所要時間に影響することがなくなり、上位装置から発行される個々のI/O要求をドライブの動作性能に無関係に高速に処理することができる。

【0024】また、下位のドライブとの間の第2のインターフェイスポートにおいて、ドライブに対してコマン

ドを発行した時点で当該ポートを解放し、ドライブ側の 準備が完了した時点で再接続の割り込み要求を発行して 当該ポートを再接続する動作を行うので、あるドライブ の準備の間は第2のインターフェイスポートを他のドラ イブとのI/O処理に用いることが可能となる。また、 さらに、第2のインターフェイスポートを複数備え、前 配再接続などに際しては空いているインターフェイスポ ートを動的に選択して接続することにより、複数の第2 のインターフェイスポートを無駄なく使用でき、しかも 再接続の待ち時間も短縮される。この結果、単位時間当 10 たりに受付処理可能なI/Oの発行件数が増加し、複数 の上位装置によって共有される場合に発生するデバイス クロスコールなどに的確に対応することができる。

[0025]

【実施例】以下、本発明の一実施例である外部記憶装置 を図面を参照しながら詳細に説明する。

【0026】図1は本実施例の外部記憶装置の構成の一 例を示すブロック図である。本実施例では、外部配憶装 置の一例として、磁気ディスクサブシステムの場合につ いて説明する。

【0027】本実施例の磁気ディスクサブシステムは、 たとえば磁気ディスクなどを記憶媒体としてデータを持 **久的に記憶する複数台のディスク装置109と、このデ** ィスク装置109と図示しないホストコンピュータ(上 位装置)(以下、ホストと略記する)との間におけるデ ータの授受を制御するコントローラ部100とを含んで

【0028】コントローラ部100のMPUバス103 aおよびDMAパス103には、図示しないホストとの 間に介設される2系統のホストインターフェイスA. ホ 30 ストインターフェイスB、および複数台のディスク装置 109がディジーチェーン接続される2系統のドライブ インターフェイスCおよびドライブインターフェイスD が接続されている。

【0029】複数のホストインターフェイスA、Bの各 々は、ホストとの間でSCSI (Small Computer Syste m Interface)プロトコルによる情報の授受を制御するS CSIプロトコルチップ101と、このSCSIプロト コルチップ101とMPUバス103aおよびDMAバ ス103との間に介在するFIFOメモリ102によっ 40 て構成されている。

【0030】一方、複数のドライブインターフェイス C. Dの各々は、コントローラ部100に接続される複 数のディスク装置109との間において、ESDI(🗈 hancedSmall Device Interface)プロトコルによって情 報の授受を行うESDIプロトコルチップ107と、こ のESDIプロトコルチップ107とMPUバス103 aおよびDMAバス103との間に介在するFIFOメ モリ108によって構成されている。

Aバス103には、DMAコントローラ104を介して バッファメモリ105が接続されている。このバッファ メモリ105は、たとえば容量が64メガバイトの半導 体メモリ(セルフ・リフレッシュ機能付のDRAM)で 構成されている。さらに、バッファメモリ105は図示 しない主電源と、当該主電源によって常時充電されてい るパッテリ106の双方から給電される構成となってお り、主電源が切断された場合、バッテリ106からの給 電によって、たとえば最長一週間、記憶データを保持す ることが可能になっている。

【0032】また、MPUバス103aには、パスコン トローラ111を介して、本実施例の磁気ディスクサブ システムの全体の制御を行うマイクロプロセッサ110 (MPU), 当該マイクロプロセッサ110の制御プロ グラムやワーク用メモリエリアを提供する制御メモリ1 12 (DRAM), 制御メモリ113 (SRAM), 制 御メモリ114(ROM)が接続されており、後述のよ うな一連の制御動作が実現される構成となっている。

【0033】以下、本実施例の磁気ディスクサブシステ ムの作用の一例について説明する。

【0034】図2および図3に、図示しない上位のホス トからディスク装置109に対してデータを書き込む場 合のデータの流れを示す。

【0035】図2は、ホストからパッファメモリ105 にデータを転送するまでの処理を示している。ホストか らデータの書き込み要求が発生した場合、SCSIプロ トコルチップ101から割り込み信号201が発生し、 マイクロプロセッサ110はデータの書き込み要求を認 識する。マイクロプロセッサ110は、この要求に従 い、バスコントローラ111およびMPUバス103a を介して制御アクセス202、制御アクセス203、制 御アクセス204を行うことにより、SCSIプロトコ ルチップ101, FIFOメモリ102, DMAコント ローラ104に対してDMA転送のための各種レジスタ の設定などを行う。

【0036】以上の設定が終了すると、ホストからのデ ータは、パス206でパッファメモリ105に対してD MA転送される。また、このDMA転送の間、マイクロ プロセッサ110は、制御アクセス205により、ES DIプロトコルチップ107を介してディスク装置10 9に対して、データを格納すべきシリンダへのシーク命 令の発行およびヘッドの切替えなどを行う。

【0037】ホストからのDMA転送と、ディスク装置 109におけるシークが終了した時点でマイクロプロセ ッサ110は、次に、バッファメモリ105に格納され た書き込みデータ207をディスク装置109に転送す

【0038】この時の書き込みデータ207の流れを図 3に示す。マイクロプロセッサ110は、制御アクセス 【0031】この場合、MPUバス103aおよびDM 50 301、制御アクセス302、制御アクセス303によ

に書き込まれる。

1. 11/00

11V. UUJ4

リ、DMAコントローラ104, ESDIプロトコルチップ107, FIFOメモリ108に対して、DMA転送のための設定を行う。以上の設定が終了すると、バッファメモリ105上の書き込みデータ207は、パス304でバッファメモリ105からディスク装置109に転送され、目的のディスク装置109の格納位置305

【0039】以上の制御を図4のタイムチャートで示 す。同図では、SCSIプロトコルチップ101, DM Aバス103, ディスク装置109 (Drive) の各 10 々における処理動作を並べて示している。 書き込み要求 が発生すると、ホストは、コントローラ部100に対し て区間401の間にデータ転送を行う。これと同時に、 コントローラ部100の内部でSCSIプロトコルチッ プ101からパッファメモリ105に対してDMA転送 が開始され、区間402でデータ転送が行われる。DM A転送が若干遅れるのは、FIFOメモリ102でデー タをパッファリングしているためで、この遅れ時間は、 転送所要時間に比べて極めて短い時間である。また、前 記転送動作と同時にディスク装置109に対してシーク 20 コマンドが発行され、ディスク装置109は、区間40 3でシークを実行し、シークが完了するとさらに区間4 04で回転待ちを行い、データを書き込むべきセクタが ヘッドの直下に到来すると区間405でバッファメモリ 105からディスク装置109にDMA転送が開始さ れ、区間406でディスク装置109に対するデータの 書き込みが実行される。

【0040】従来のディスクコントローラでは、ホストからデータを受理し、ディスク装置109に対するデータの書き込みが完了した区間407でコマンド終了報告を応答していたため、転送開始から区間407までの区間408が一回の書き込み動作の所要時間となっていた。

【0041】これに対して、本実施例の場合には、区間402のDMA転送が終了し、バッファメモリ105に対する書き込みデータの転送完了の区間409でホストに対して書き込みコマンドの終了報告を行っている。このため、ホストから見れば、ディスク装置109におけるシークの区間403と回転待ちの区間404を省いた区間410が一回の書き込みコマンドの所要時間となり、従来に比較して、極めて高速にコマンドが実行されたことになる。ディスク装置109への書き込みは、ホストに対する応答処理とは非同期に実行される。すなわち、ホストからのI/O要求が混み合っている場合は、ディスク装置109へのデータの書き込みは一時保留し、I/O要求頻度が低下した時点で実行することできらにホストからのコマンドを高速に処理することができる。

【0042】バッファメモリ105に空き領域が無くなった場合は、未反映のデータのディスク装置109への 50

審き込み終了を待ってから、ホストからのデータの受領を行うため、従来と同程度のスループットに低下するが、本実施例のように、バッファメモリ105の容量を大きく取った場合、当該事象は極めて多くのI/O要求が発行されるまで発生することはない。

10

【0043】ここで問題となることは、ホストからのパッファメモリ105への書き込みデータのDMA転送が終了し、ホストにコマンド終了報告を行った後、データがディスク装置109に実際に書き込まれる前に、なんらかの原因で主電源が切断された場合のデータ喪失の危険性である。

【0044】本実施例の場合、前述のようにバッファメモリ105をバッテリ106によってバックアップすることで、不揮発性メモリとし、主電源の切断時においても、バッファメモリ105の内容が約一週間保持されるため、データ喪失に至ることはない。ただし、信頼性の確保のために、通常の稼動において主電源を切断する際は、バッファメモリ105上のデータをすべてディスク装置109に反映させた後、主電源を切断する手続が採られる。

【0045】ディスク装置109からホストにデータを 読み出す場合は、前述のデータ書き込みの処理とは逆の 処理が行われる。すなわち、ディスク装置109からバッファメモリ105に目的のデータがセーブされた時点でバッファメモリ105からホストにデータが転送される。 この場合は、ディスク装置109に対するアクセスが先となるため、最初の読み出し処理では書き込みの場合のような早期応答が行えないが、たとえば、同一データに対する2回目以降の読み出しで、仮に、バッファメモリ105にデータが存在した場合、すなわちキャッシュヒットの場合には、ディスク装置109からの実際の読み出し動作を行うことなく、高速にアクセス可能なバッファメモリ105のデータを転送できるため、やはり、極めて高速なコマンドの実行が可能となる。

【0046】すなわち、本実施例によれば、ホストからの I / O要求と、実際のディスク装置 108に対するアクセスが分離され、ホストからの I / O要求は実質的に 高速なバッファメモリ105との間で行われるので、ホ 40 ストとの間で高スループットのデータ転送を行うことができる。

【0047】次に、データ書き込み時にバッファメモリ105に空き領域が無くなった場合、およびデータの読み出し時にバッファメモリ105でミスヒットが発生し、ホストからのアクセス要求にディスク装置109のアクセスが伴う場合を考える。このような事象が発生するケースは、一般に複数のホストが磁気ディスクサブシステムを共有するマルチホスト構成で、極めて高頻度のI/O要求が発行される場合と考えられる。

【0048】このような条件下では、単にディスク装置

10

NV. 0034

12

11 109のシーク時間や回転待ち時間がコマンドの実行時 間に含まれることによるコマンドの実行速度の低下の他 に、多発するI/O要求の衝突によるホストインターフ ェイスA、BおよびドライブインターフェイスC、D (インターフェイスバス) の空き待ちによるスループッ トの低下が発生する。すなわち、バスネックによるスル ープットの低下および単位時間当たりのI/O処理数の 低下である。この問題を解決するために、本実施例で は、複数のドライブインターフェイスC, Dを設けると ともに、コントローラ部100に、ディスク装置109 がシーク中および回転待ち時にドライブインターフェイ スC、Dを解放する制御論理、およびデータ転送時に任 意の空いている側のドライブインターフェイスCまたは Dを用いて動的に再接続する制御論理を持たせ、バスネ ックによるスループットの低下を回避している。

【0049】図5に、このような制御論理による処理の タイムチャートの一例を示す。

【0050】 同図の例では、4台のホスト (Host 0, 1, 2, 3) と4台のディスク装置109 (Dri ve0, 1, 2, 3) との間で、HostOがDriv eOに、HostlがDrivelに、Host2がD rive2に、Host3がDrive3にリードコマ ンドを発行し、すべてミスヒットとなり、ディスク装置 109に対するアクセスが必要となった場合を想定して いる。

【0051】まず、区間501でHost0からリード コマンドが発行されると、コントローラ部100は区間 502で一方のホストインターフェイスA (SCSI 0) からコマンドを受領し、区間503でDrive0 に対し、ドライブインターフェイスC(ESDIO)を 30 介してシークコマンドを発行する。DriveOは、区 間504でシークを実行する。このシーク中はSCSI 0およびESDI0は使われないため、区間505,区 間506で当該ESDI0およびSCSI0は解放され

【0052】引続き、区間507でHost1からリー ドコマンドが発行されると、コントローラ部100は、 区間508で、空いているSCSIOから当該コマンド を受理し、Drivelに対し区間509で空いている ESDIOを介してシークコマンドを発行する。Dri v e 1 は区間 5 1 0 でシークを実行する。 そして、 D r i ve 0の場合と同様に、区間511, 区間512でE SDIOおよびSCSIOは解放される。

【0053】次に、Host1によるリードコマンドの 発行の区間507に僅かに遅れた区間513でHost 2からリードコマンドが発行される。

【0054】このとき、SCSIOおよびESDIOは Hostlからのコマンド発行に使用中であるため、ホ ストインターフェイスB (SCSI1) からコマンドが 発行され、コントローラ部100は区間514でコマン 50

ドを受理する。そして、目的のDrive2に対して区 間515でドライブインターフェイスD(ESDI1) を介してシークコマンドを発行する。 Drive 2は、 区間516でシークを実行し、さらに、区間517,区 間518でESDI1およびSCSI1は解放される。 【0055】次に、区間519でHost3からリード コマンドが発行される。このとき、SCSIO、ESD I0はすでに解放されているため、空いているSCSI 0から当該リードコマンドは発行され、コントローラ部 100は区間520で当該リードコマンドを受理する。 そして、Drive3に対して区間521でESDIO を介してシークコマンドを発行する。Drive3は区 間522でシークを実行する。このシーク中、区間52 3および区間524でESDIOおよびSCSIOは解 放される。

【0056】コマンド発行が終了後、各Drive0~ 3のシークが終了し、ヘッドが目的のセクタに達する と、各Drive0~3からコントローラ部100に対 して割り込みが発行され、これを契機に、コントローラ 20 部100は Drive0~3およびHost0~3の 再接続を行い、データの転送を行う。

【0057】図5の例では、最初にDrive0のシー クが終了した場合を示している。

【0058】区間525はDrive0の回転待ちを示 し、区間526でDriveOからデータ転送が行われ る。このデータは、区間527,区間528でESDI OおよびSCSIOを再接続し、区間529でHost 0に送られる。

【0059】引続き、Drivelがシーク終了し、区 間530での回転待ち時間後、当該Drivelは区間 531でデータ転送を開始する。この時、ESDIOお よびSCSIOはDriveOからのデータ転送で占有 されているため、空いている側のESDI1、SCSI 1が区間532,区間533で再接続され、区間534 でHostlに送られる。

【0060】Host1からのリードコマンドは、SC SIO, ESDIOをから発行されていたが、再接続時 には、他の空いている側のSCSI1およびESDI1 を選択することにより、従来のような固定的なインター フェイスの設定によるデータ転送におけるバスネックが 解消される。

【0061】なお、本実施例のコントローラ部100で は、このホストインターフェイスA、Bおよびドライブ インターフェイスC、Dの動的な切り離しおよび再接続 を可能または不能に設定する制御論理を持っており、必 要に応じて、データ転送中に使用する各インターフェイ スを固定することも可能である。

【0062】以下、同様に、Drive 2, Drive 3からの再接続を行い、全てのデータ転送が終了する。 【0063】従来のように、Host側およびDriv

COULT ONCIR IOMOON

14

e側に単一のインターフェイスしかなく、しかも当該各インターフェイスの動的な切り離しや再接続の機能がない場合、上述したHost0~3とDrive0~3との間におけるデータ転送処理は全てシーケンシャルとなり、本実施例の場合に比較して、約2.5~3倍の処理時間を要することとなる。

【0064】ここで、図5の区間535に注目すると、この間、SCSIO~1およびESDIO~1のすべてのインターフェイスにおいてDMA転送が行われるため、バッファメモリ105に対するアクセスが同時に進行することになる。

【0065】そこで、これを同時処理するため、本実施例では、ホストインターフェイスA(SCSIO)、ホストインターフェイスB(SCSI1)およびドライブインターフェイスC(ESDIO)、ドライブインターフェイスD(ESDI1)の各々にFIFOメモリ102およびFIFOメモリ108を設け、DMA転送はサイクルスチールで時分割処理を行う。

【0066】図6にDMA転送の経路周辺に着目した概念図を示す。

【0067】FIFOメモリ605 (102), FIFOメモリ606 (102)の各バス601およびバス602は、それぞれSCSIO, SCSI1に繋がり、FIFOメモリ607 (108), FIFOメモリ608 (108)の各バス603およびバス604は、ESDIO, ESDI1に繋がる。

【0068】DMAコントローラ104は、FIFOメモリ605~608のうちのいずれか一つを選択し、DMAパス103を介してバッファメモリ105との間でデータ転送制御を行う。パス601~604による転送 30を連続同時に行うためには、DMAパス103のデータ転送速度はバス601~604の全てのパス転送速度の合計を上回る必要がある。

【0069】本実施例のコントローラ部100では、Host側に接続されるバス601,602は幅が16ビットで最大10MB/secであり、Drive側に接続されるバス603,604は幅が8ビットで最大5MB/secであり、DMAバス103は、30MB/sec以上の転送速度が必要となる。このような高速転送を実現するため、本実施例のコントローラ部100では、DMAバス103の幅を32ビットとしており、当該DMAバス103とバス601,602およびバス603,604の幅変換を、FIFOメモリ605~608で実現している。

【0070】以上説明したように、本実施例の外部記憶装置によれば、ホスト側から見たアクセス要求に対する応答時間の大幅な短縮、さらには単位時間当たりのI/O要求発行件数を大幅に向上させることができるという効果が得られる。

【0071】たとえば、本発明者らのシミュレーション 50 113

によれば、本実施例で開示した構成の磁気ディスクサブシステムでは、バッファメモリを持たず、また単一のホストインターフェイスおよびドライブインターフェイスを持つ構成とした従来技術に比較して、平均発行I/O件数で60%の向上、平均応答時間で約57%の低減が期待できることが確認されている。

【0072】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要目を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0073]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0074】すなわち、本発明の外部配憶装置によれば、上位装置からの個々のリード/ライト要求に対する 応答時間の短縮、および上位装置からのリード/ライト 要求の発行件数の大幅な増加を実現することができると いう効果が得られる。

20 【図面の簡単な説明】

【図1】本発明の一実施例である外部記憶装置の構成の 一例を示すブロック図である。

【図2】本発明の一実施例である外部記憶装置の作用の一例を示す概念図である。

【図3】本発明の一実施例である外部記憶装置の作用の 一例を示す概念図である。

【図4】本発明の一実施例である外部記憶装置の作用の 一例を示すタイムチャートである。

【図5】本発明の一実施例である外部記憶装置の作用の 一例を示すタイムチャートである。

【図6】本発明の一実施例である外部記憶装置において、DMA転送の経路に着目した概念図である。 【符号の説明】


- 100 コントローラ部 (入出力制御部)
- 101 SCSIプロトコルチップ
- 102 FIFOメモリ (605~606)
- 103 DMAバス
- 103a MPUバス
- 104 DMAコントローラ
- 40 105 バッファメモリ(一時データ保持手段)(第2 の配憶媒体)
 - 106 バッテリ
 - 107 ESDIプロトコルチップ
 - 108 FIFOX+19 (607~608)
 - 109 ディスク装置 (Drive 0~3) (第1の記憶媒体)
 - 110 マイクロプロセッサ
 - 111 パスコントローラ
 - 112 **制御メモリ (DRAM)**
 - 113 **制御メモリ (SRAM)**

16


15

114 制御メモリ (ROM) 514 513のコマンド発行に対するSCSI1の占 201 割り込み信号 有区間 202~205 マイクロプロセッサ110の制御アク 515 513のコマンド発行に対するESDI1の占 セス 有区間 206 パス 516 513のコマンド発行に対するDrive2の 207 書き込みデータ シーク 301~303 マイクロプロセッサ110の制御アク 517 513のコマンド発行に対するESDI1の解 セス 放 304 パス 518 513のコマンド発行に対するSCSI1の解 305 ディスク装置でのデータの格納位置 10 放 401 ホストからの書き込みデータ転送 519 Host3からDrive3へのリードコマン 402 SCSIプロトコルチップからバッファメモリ ド発行 へのDMA転送 520 519のコマンド発行に対するSCSI0の占 403 ディスク装置 (Drive) でのシーク処理 有区間 404 回転待ち時間 521 519のコマンド発行に対するESDIOの占 405 パッファメモリからディスク装置 (Driv 有区間 e) へのDMA転送 522 519のコマンド発行に対するDrive3の 406 ディスク装置へのデータ転送 シーク 407 ホストへのコマンド終了報告(従来技術の場 523 519のコマンド発行に対するESDIOの解 合) 20 放 408 コマンド実行時間(従来技術の場合) 524 519のコマンド発行に対するSCSIOの解 409 ホストへのコマンド終了報告(本発明の場合) 放 410 コマンド実行時間(本発明の場合) 525 Drive Oのシーク後の回転待ち時間 501 HostOからDriveOへのリードコマン 526 Drive Oからのデータ読み出し ド発行 527 526のデータ読み出しに対するESDIO上 502 501のコマンド発行に対するSCSI0の占 でのデータ転送 有区間 528 526のデータ読み出しに対するSCSIO上 503 501のコマンド発行に対するESDIOの占 でのデータ転送 有区間 529 526のデータ読み出しに対するHostOの 504 501のコマンド発行に対するDrive0の 30 データ受理 シーク 530 Drivelのシーク後の回転待ち時間 505 501のコマンド発行に対するESDIOの解 531 Drivelからのデータ読み出し 放 532 531のデータ読み出しに対するESDI1上 506 501のコマンド発行に対するSCSI0の解 でのデータ転送 放 533 531のデータ読み出しに対するSCSI1上 507 HostlからDrivelへのリードコマン でのデータ転送 ド発行 534 531のデータ読み出しに対するHost1の 508 507のコマンド発行に対するSCSIOの占 データ受理 有区間 535 SCSIO~1およびESDIO~1のすべて 509 507のコマンド発行に対するESDIOの占 40 でDMA転送が行われる区間 有区間 601~604 FIFOメモリのパス 510 507のコマンド発行に対するDrivelの A ホストインターフェイス (SCSIO) (第1のイ シーグ ンターフェイスポート) 511 507のコマンド発行に対するESDIOの解 B ホストインターフェイス (SCSI1) (第1のイ 放 ンターフェイスポート) 512 507のコマンド発行に対するSCSI0の解 C ドライブインターフェイス (ESDIO) (第2の 放 インターフェイスポート) 513 Host2からDrive2へのリードコマン D ドライブインターフェイス(ESDI1) (第2の ド発行 インターフェイスポート)

【図1】




(図4)




特期平 6-149482

【図2】



特開平 6-149482

【図3】




(13)


特期平 6-149482

【図5】

【図6】

図 6





フロントページの続き

(72) 発明者 中馬 顕

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72)発明者 湯川 芳雄

神奈川県小田原市国府津2880番地 株式会社日立製作所ストレージシステム事業部内